四公開特許公報(A)

平2-294076

filmt. Cl. 3

證別記号

庁内整理番号

❸公開 平成2年(1990)12月5日

H 01 L 29/784

7514-5F

9056-5F H 01 L 29/78

3 1 1 X

審査請求 未請求 請求項の数 8 (全14頁)

の発明の名称 半導体集積回路装置

②特 頭 平1-115394

20出 願 平1(1989)5月8日

@発明者三谷 真一郎

東京都青梅市今井2326番地 株式会社日立製作所デバイス

開発センタ内

@発明者 川口 悦子

東京都青梅市今井2326番地 株式会社日立製作所デバイス

開発センタ内

@発明者 菊島 健 -

東京都青梅市今井2326番地 株式会社日立製作所デバイス

開発センタ内

加出 願 人 株式会社日立製作所

创代 理 人 弁理士 秋田 収喜

東京都千代田区神田駿河台4丁目6番地

明細書

- 発明の名称
 半導体集積回路装置
- 2.特許請求の範囲
 - 1. 純緑性基板上の畦森酸、又は半導体基板上の 純緑酸を介在させた珪森酸にMISPETを構成する半導体集積回路装置において、飽起色素 酸のMISPETのチャネル形成倒すると登録と 値電圧と同等のゲート電圧印加時にすべての ではこれる薄膜で構成し、前配船にするが では半導体基板の主面部の前記チャネルの 域に対向する位置に、前配MISPETの が値電圧と反対極性の電位が印加された対 を構成したことを特徴とする半導体集積回路 生産
 - 2. 前記絶線性基板の内部又は半導体基板の主面 部に構成された対向電極は、前記MISFET のチャネル導電型と反対導電型の珪素膜又は半 準体領域で構成されることを特徴とする語求項 1 に記載の半導体集積回路装置。

- 3. 前記MISFETのゲート電極はそのチャネル運電型と反対導電型の珪楽機で構成されることを特徴とする請求項1又は請求項2に記載の 単連体維持同時執行。
- 4. 絶縁性基板上の珪素膜、又は半導体基板上の 絶象膜を介在させた珪素膜にMISFETを構成する半導体集積回路装置において、前記珪素 膜のMISFETのチャネル形成領域をしきい 値電圧と同等のゲート電圧印加時にすべて空乏 化される薄膜で構成し、前記MISFETのゲート電極をそのチャネル導電型と反対導電型の 珪素膜で構成したことを特徴とする半導体集積 回路装置。
- 5. 絶縁性基板上の建素膜、又は半導体基板上の 絶縁膜を介在させた珪素膜にMISPETを構成する半導体集積回路装置において、前記珪素 腰のMISPETのチャネル形成領域をしきい 値電圧と同等のゲート電圧印加時にすべて空乏 化される薄膜で構成し、前記絶縁性基板の内部 又は半導体基板の主面部の前記チャネル形成領

域に対向する位置に、前記MISFETのチャネル準電型と反対導電型の珪素膜又は半導体領域を構成したことを特徴とする半導体集積回路装置。

- 6. 前記絶級性基板上又は半導体基板上の珪兼膜の異なる領域の実々には n チャネルM I S F E T が構成されることを特徴とする請求項 1 乃至請求項 5 に記載の夫々の半導体集積回路装置。
- 7. 前記珪素膜のMISFETのソース領域、ドレイン領域の夫々の膜厚はチャネル形成領域に 比べて厚い膜厚で構成されることを特徴とする 請求項1乃至請求項6に記載の夫々の半導体集 積回略装置。
- 8、前記建業膜のMISFETのソース領域、ドレイン領域の失々の表面上にはそれに比べて抵抗値が低い低抵抗層が構成されることを特徴とする請求項1乃至請求項7に記載の失々の半導体集積回路装置。

3. 発明の詳細な説明

生容量の低減は半導体集積回路装置の動作速度の 高速化を図ることができる。

- (2) SRAM、DRAM等のメモリセルの情報 替積部取はその一部としてMOSFETを使用する場合、SOI構造のMOSFETは耐α線ソフトエラー耐圧を高めることができる。
- (3) SOI 構造の相補型MOSFET (CMOS) は、寄生サイリスタ構造が形成されないので、ラッチアップの発生を防止できる。

SOI標準を採用するMOSFETは、単結品 建業膜のチャネル形成領域の部分がソース領域及 びドレイン領域で周囲を囲まれ、しかも基板と絶 縁分離される。このため、前記単結品珪素膜のチャネル形成領域部分への電源供給は難しい。この 単結品珪素膜のチャネル形成領域部分がフローティング電位の場合、MOSFBTはゲート電圧ー ドレイン電流(V。- I。)特性にKINK特性を生 じ、しきい循電圧が変動する事実が報告されてい る (Solid State Electron vol.18,pp.304-314,1 975)、このしきい値電圧の変動は、nチャネルM

【産業上の利用分野】

本発明は、半導体集積回路装置に関し、特に、 SOI(<u>S</u>ilicon <u>On Insulator</u>) 構造を採用する半導体集積回路装置に適用して有効な技術に関するものである。

〔従来の技術〕

半導体集積回路装置に高銀積化されるMOSFETにSOI構造を採用する研究が行われている。このMOSFETは基板上の単結品珪素膜(SOI層)に模型にソース領域、チャネル形成領域、ドレイン領域の夫々を顧太配置して構成される。 施記基板は絶縁性基板、又は半導体基板(Si基板)上に絶縁膜を設けた基板が使用される。前記チャネル形成領域上にはゲート絶縁膜を介在させてゲート機械が配置される。

このSOI構造を採用するMOSFETは下記の利点を有する。

(1) 前記MOSFETのソース領域、ドレイン 領域の夫々のpn接合部に付加される寄生容量や 配線に付加される寄生容量が低減される。この寄

OSFETの場合、単結晶珪素膜のチャネル形成 領域部分に正孔が蓄積されることに超辺する。

このような問題点を解決する2つの技術が提案されている{(1)IEEE Transactions on Electron Devices,voi.35,no.8,pp,1391-1393,1988.(2)IEEE Electron Devices Letters,vol.8,no.10,pp.545-547,1988.)

提案された的者(1)の技術は第14図(要部断面図)に示すように絶縁性基板1上のp型単結品建業以2にnチャネルMOSPETが構成される。このnチャネルMOSPETはp型単結品建業設2のチャネル形成領域上にゲート絶縁膜3.ゲート電極4の夫々を類次被限する。ソース領域5S、ドレート電極4の規模を14辺においてp型単結品建業膜2の主面部に設けられる。同第14辺においが、ソース領域5Sはゲート経費2の主面部に設けられる。同第14辺に配置される。即型半導体領域6な中型単結品建業限2と被続される。つまり、第14図に示すSOI機会を

採用するMOSFETは前記p型半導体領域日を 介在させてp型単結晶珪素膜2のチャネル形成領 域部分の電位を固定することができる。

提案された後者(2)の技術は第15回(要部断 面図)に示すように絶縁性基板1上の単結晶珪素 膜2にnチャネルMOSFETが構成される。こ のnチャネルMOSFETは単結晶珪楽瞬2のチ ャネル形成領域上にゲート絶縁膜3、ゲート電極 4の夫々を順次積層する。ソース領域55、ドレ イン領域5 Dの夫々(ともに n 型半遺体領域)はゲ - ト電極4の両側において単結晶珪素膜2に設け られる。同第15図に示すように、前記単結晶珪 素膜2はゲート電圧印加時にすべての領域が空乏 化される薄い膜厚で形成される。例えば、単結晶 珪素膜2は100[nm]以下の薄い膜厚で形成さ れる。つまり、第15回に示すSOI構造を採用 するMOSFETは、単結晶珪沸膜2のチャネル 形成領域部分をすべて空乏化し、フローティング 領域をなくすことができる。

[発明が解決しようとする課題]

るという問題があった。

本発明の目的は、SOI標準を採用するMISFETを有する半導体集積回路装置において、前記SOI標準を採用するMISPETのしきい値 電圧の制御性を向上すると共に、しきい値電圧を エンハンスメント型に設定することが可能な技術 を提供することにある。

本発明の他の目的は、前記目的を連成すると共に、前記SOI構造を採用するMISPETの電流駆動能力を向上することが可能な技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明期書の記述及び添付図面によって明らかになるであろう。

【離騒を解決するための手段】

本駅において開示される発明のうち、代表的な ものの概要を簡単に説明すれば、下記のとおりで ***

(1) SOI構造のMISPETを有する半導体 集積回路装置において、基板上の珪素膜のMIS 本発明者は、前述のSOI構造のMOSPET について、次の問題点が生じることを見出した。

前記提案された前者(1)の技術において、SOI標準を採用するMOSFETは、ソース領域5Sの形成領域の一部にP型半導体領域6を形成しているので、実効的なゲート幅寸法が小さくなる。このため、SOI構造を採用するMOSFETは、ソース領域ードレイン領域間電流量が低下し、電流駆動能力が低下するという問題があった。

また、前記提案された後者(2)の技術において、 SOI構造を採用するMOSFETは、単結品珪 兼願2の瞭摩が薄くなるので、しきい値電圧が低 下する。このため、SOI構造を採用するMOS PETはしきい個電圧をエンハンスメント型に設 定することが難しいという問題があった。

また、前記単結品珪素酸 2 の薄膜化は、ソース 領域 5 S、ドレイン領域 5 Dの夫々の腹厚も薄く するので、ソース領域 5 S、ドレイン領域 5 Dの 夫々の抵抗値が増大する。このため、SOI 構造 を採用するMOSFETは電流駆動能力が低下す

PRTのチャネル形成領域をしきい値電圧と同等のゲート電圧印加時にすべて空乏化される辞順で構成し、前記基板の前記チャネル形成領域に対向する位置に前記MISFRTのしきい値電圧と反対極性の電位が印加された対向電極を構成する。

- (2) 前記手段 (1) の対向電極を、前記MIS FETのチャネル準電型と反対導電型の珪素膜又は半導体領域で構成する。
- (3) 前記手段(1)、(2)の夫々のMISF BTのゲート電極をそのチャネル導電型と反対導 電型の珠楽器で構成する。
- (4) SOI 構造のMISFETを有する半導体 集積回路装置において、基板上の珪素膜のMIS PETのチャネル形成領域をしきい領域圧と関係のが一ト電圧印加時にすべて空乏化される障膜で 構成し、前記MISFETのゲート電便をそのチャネル導電型と反対導電型の珪素膜で構成する。 (5) SOI 視途のMISFETを有する半導体 集積回路装置において、基板上の珪素膜のMIS PETのチャネル形成領域をしきい値電圧と等

のゲート電圧印加時にすべて空乏化される辞談で 構成し、前記基板の前記チャネル形成領域に対向 する位置に、前記MISFETのチャネル導電型 と反対導電型の珪素膜又は半導体領域を構成する。 (6)前記手段(1)乃至(5)の珪素膜のMI SFETのソース領域、ドレイン領域の夫々の膜 厚をチャネル形成領域に比べて厚い腹厚で構成する。

(作用)

上述した手段(1)によれば、前記珪素膜のMISFETのチャネル形成領域をすべて空乏化し、フローティング領域をなくすことができるので、前記MISFETのしきい値電圧の変動を低減し、このしきい値電圧の制御性を高めることができると共に、前記対向電極に印加される反対極性の電位で前記MISFETのしきい値電圧を正方向にシフト、PチャネルMISFETでは食方向にシフト、PチャネルMISFETでは食方向にシフト、PチャネルMISFETでは食方向にシフト、OF、 四様) することができるので、このしきい値電圧をエンハンスメント化すること

このしきい値電圧の制御性を高めることができると共に、前記珪素膜のMISFETのチャネル形成領域と前記ゲート電極との間の仕事関数差によりしきい値電圧を正方向にシフトすることができるので、このしきい値電圧をエンハンスメント化することができる。

上述した手段(5)によれば、前記珪素膜のMISFETのチャネル形成領域をすべて空乏化し、フローティング領域をなくすことができるので、前記MISFETのしきい値電圧の変動を低減し、このしきい値電圧の制御性を高めることができると共に、前記珪素膜のMISFETのチャネル形成領域とそれと対向する珪素膜又は半導体領域との間の仕事関数差によりしきい値電圧を正方向にシフトすることができるので、このしきい値電圧をエンハンスメント化することができる。

上述した手段(6)によれば、前配MISFE Tのソース領域、ドレイン領域の夫々の抵抗値を 低減することができるので、ソース領域ードレイ ン領域間電流量を増加し、前記MISPETの包 ð.

また、前記珪素膜のMISFETのチャネル形成領域部分に電位を供給する半導体領域を廃止することができるので、ゲート幅方向の寸法を増加し、MISFETの電流駆動能力を向上することができる。

上述した手段(2)によれば、前記珪素膜のMISFETのチャネル形成領域と前記対向電極との間の仕事関数差によりしきい値電圧を正方向にシフトすることができるので、このしきい値電圧をよりエンハンスメント化することができる。

上述した手段 (3) によれば、前記珪素限のMISFETのチャネル形成領域と前記ゲート電領との間の仕事関数差によりしきい値電圧を正方向にシフトすることができるので、このしきい額電圧をよりエンハンスメント化することができる。

上述した手段(4)によれば、前記珪潔膜のMISFETのチャネル形成領域をすべて空乏化し、フローティング領域をなくすことができるので、節記MISFETのしきい値電圧の変動を低減し、

波駆動館力を向上することができる。

以下、本発明の構成について、SOI構造を採用する相補型MISFETを有する半導体集積回路装置に本発明を適用した一実施例とともに説明する。

なお、実施例を設明するための全図において、 関一機能を有するものは同一符号を付け、その繰 り返しの説明は省略する。

(発明の実施例)

(実施例1)

本発明の実施例 I である半導体集積回路装置に 集積化されたSOI構造を採用する相補型MIS FETを第1回(要部断面図)で示す。

第1 図に示すように、SOI 構造を採用する相補型MIS FETはn型半導体基板10の主面上に 絶縁膜11を介在させて取けられた単結品珪素膜12 に構成される。この単結品珪素膜12は所謂SOI 層として使用される。

前記相機型MISFETのうちのnチャネルM JSFETQnは、前記絶線膜11で周囲を規定さ れた例域内において配置され、他の素子と電気のに分離される。このnチャネルMISPETQnは、主に、チャネル形成領域12A、ゲート経験は13、ゲート電極14、ソース領域及びドレイン領域である一対のn型半導体領域12B及び一対のn型半導体領域12Aをである。また、このnチャネル形成位置においての主導体が設けられる。つきがはは単導体領域10Aは、nチャネルMISFETQnのチャネル形成領域10Aは、nチャネルMISFETQnのチャネル形成領域11を介在させて設けられ、対向電極として使用される。

前記単結品珪素膜12の少なくともチャネル形成 領域12Aは、しきい値電圧と実質的に等しいゲート電圧がゲート電価14に印加されたときに、すべて空乏化される薄い膜厚で形成される。チャネル 形成領域12Aは例えば50~100[nm]程度の 薄い膜厚で形成される。チャネル形成領域12Aは、 すべて空乏化された場合、フローティング領域が

Drain) 構造の n チャネルM I S P E T Q n を携成する。 n 型半導体領域12 B はゲート電極14の両側にそれに対して自己整合で形成される。 n 型半導体領域12 C は、ゲート電極14の両側にその例とに形成されたサイドウォールスペーサ15 に対して自己整合で形成される。 n 型半導体領域12 C は その表面上に形成された電極18 に接続される。電極18 は n 型不純物が導入される。 前配 n 型半導体領域12 C は、この方法に限定されないが、電極16 である多結晶 主楽膜に なれた n 型不純物を単結晶 主楽膜に なれた n 型不純物を単結晶 主楽膜12 に 体散することにより形成される。

前記電極16には層間絶縁度18に形成された接続孔19を通して配線20が接続される。配線20は例えばアルミニウム合金膜で形成される。アルミニウム合金膜はCu、又はCu及びSiが添加されたアルミニウム膜である。Cuはエレクトロマイグレーション耐圧を高める作用がある。Siはアロイスパイク現象を助止する作用がある。

存在しなくなるので、経時的な正孔の蓄積がなくなる。つまり、nチャネルMISFETQnは、ゲート電圧ードレイン電流特性においてKINK特性の発生を低減し、しきい値電圧の変動を低減することができる。

的記ゲート絶縁膜13は単結品珪素膜12のチャネル形成領域12Aの表面上に設けられる。このゲート絶縁膜13は例えば前記チャネル形成領域12Aの表面を敵化して形成した酸化珪素膜で形成される。

ゲート電極14は前記単結晶珪兼膜12のチャネル 形成領域12A上にゲート絶縁膜13を介在させて設 けられている。ゲート電極14は例えばCVD法で 堆積した多結晶珪兼膜で形成され、この多結晶珪 素膜には抵抗値を低減するn型不純物が導入され

前記ソース領域、ドレイン領域の夫々である低不純物漁度のn型半導体領域12 B は、単結品珪森膜12のチャネル形成領域12 A と高不純物漁度のn型半導体領域12 C との間に設けられる。このn型半導体領域12 B は所謂 L D D (Lightly Doped

館記対向電極であるド型半導体領域10Aには層間絶縁膜18、絶縁膜11の夫々に形成された接続孔19を通して配線20が接続される。この配線20は前記対向電極に基板の表面側から電位を供給する。対向電極には前記配線20を介在させて、0以下向電位例えばー5【V】が印加される。この対向電板に印加される負電位は、後述するが、nチャネルMISPETQnのしきい値電圧を正方向(しまい値電圧を上昇させる方向、以下内様)にシフトする作用がある。

前記相補型MISFETのうちのpチャネルMISFETQpは、前記絶縁膜11で周囲を規定された傾域内において配置され、他の来子と電気気的に分離される。このpチャネルMISFETQpは、主に、チャネル形成領域12A、ゲート機類は13、ゲート機類14、ソース領域及びドレインの関連である一対のp型半導体領域12D及び一対のp型半導体領域12D及び一対のp型半導体領域12D及び一対のp型半導体領域12Eで構成される。また、このpチャネルMISFETQpのチャネル形成領域12Aを中心に前記ゲート電極14と対向する位置において

は n 型半導体基板10が設けられる。 n 型半導体基 板10は、pチャネルMISFETQpのチャネル 形成領域12A下に絶縁腹11を介在させて設けられ、 対向電極として使用される。

前記チャネル形成領域12AはnチャネルMIS FETQnと同様にすべて空乏化される癖い腹厚 で形成される。ゲート電極14は例えばn型不純物 が導入された多結品珪素膜で形成される。前記ソ - ス領域、ドレイン領域の夫々である低不純物濃 度のp型半導体領域12Dは単結晶珪素膜12のチャ ネル形成領域12Aと高不執物護度の戸型半導体領 域12Eとの間に設けられる。このp型半導体領域 12Dは所謂LDD構造のpチャネルMISPET Qpを構成する。p型半導体領域12D、p型半導 体領域12Eの夫々はゲート低極14の両側にそれに 対して自己競合で形成される。『型半導体領域12 Eには電極17が接続される。電極17は例えばCV D法で堆積させた多結晶珪素膜で形成され、この 多結品珪素醇にはp型不純物が導入される。前記 戸型半導体領域12 E は電極17である多結晶珪素膜

に導入された p 型不純物を単結品珪素膜12に拡散 することにより形成される。

前記対向電極であるn型半導体接板10には前記 ♂ 製半選体領域10Aと開機に基板の裏面側から又 は基板の裏面から電位が供給される。この対向電 極には前記が型半導体領域10Aに印加される単位 に比べて高い低位である正電位例えば5[V]が印 加される。正常位はpチャネルMISFETQp のしきい値電圧を正方向(実際には負方向である が、しきい歯電圧を上昇させる方向において正方 向である)にシフトする作用がある。

前述の相補型MISFETのしきい飢餓圧はエ ンハンスメント型に設定される。まず、nチャネ ルMISFETQnのポテンシャル及び電荷分布 状態を第2図(ポテンシャル及び電荷分布図)で示

前記nチャネルMISFETQnのチャネル形 成領域12A下には対向電極(p型半導体領域10A) が設けられるので、ゲート絶縁膜13に加わる電圧 Valo, 1 は第2回に示すように次式 <1> で表わ

される。

$$V sio_{2} 1 = \frac{-t ox_{1}}{\epsilon sio_{2}} \cdot (Q_{aa} + q N d)$$

$$\equiv \frac{-1}{C_{a}} \cdot (Q_{aa} + q N d) \qquad \cdots \langle 1 \rangle$$

ただし、tox1:ゲート絶様膜13の膜厚

d:単結品珪崇膜12の膜序

Q..:対向電極(10A)側に加わる電荷 C.:ゲート絶縁膜13の容量

sio,: 絶縁膜11の誘電率

園機に、強納品注謝膜12のチャネル形成領域12 Aに加わる電圧Vsi、対向電便側の絶触膜11に加 わる間圧 V sio: 2 の夫々は次式 く2 > 、 く3 > の 失々で表わされる。

$$Vsi = \frac{-d}{\frac{\epsilon si}{\epsilon si}} \cdot (Q_{\bullet \bullet} + \frac{q N d}{2})$$

$$\equiv \frac{-1}{Csi} \cdot (Q_{\bullet \bullet} + \frac{q N d}{2}) \qquad \cdots \langle 2 \rangle$$

$$Vsio_{2} = \frac{-t o \pi_{\bullet}}{4 sio_{2}} \cdot Q_{\bullet \bullet} \equiv \frac{-Q_{\bullet \bullet}}{C_{\bullet \bullet}} \qquad \cdots \langle 3 \rangle$$

ただし、toxx: 絶縁膜11の膜厚

Csi: 単結品珪素膜12の容量

C..: 絶縁膜11の容量 s si:単結晶珪素膜12の誘電率

前記〈1〉乃至〈3〉式に払づき、前記ゲート

絶縁膜13に加わるポテンシャル差は次式(4)で 表わされる。また、対向電極側の絶縁膜11に加わ るポテンシャル差は次式 く5〉で表わされる。

$$(Vth-V_{res})-2 \phi_{r} = \frac{1}{C_{e}} \cdot (Q_{se}+qNd) \qquad \cdots \langle 4 \rangle$$

$$2 \phi_{r} - (V_{se}-V_{res}) = \frac{Q_{se}}{C_{se}} + \frac{1}{C_{se}} \cdot (Q_{se} + \frac{qNd}{2}) \cdots \langle 5 \rangle$$

ただし、V٫٫,:ゲート電極14と単結品珪素膜12との仕事関数差

♦。: フェルミレベル V.。: 対向電極(10A)の電圧

V,,,::対向電極と単結品珪素膜12との仕事関数差

Vth: しきい奴隶圧

前記〈4〉式、〈5〉式の夫々に基づき、しきい値電圧Vthは 次式〈6〉で表わされる。

$$Vth = 2 \phi_o + V_{pos} + \frac{q N d}{C_o}$$

$$+\frac{C_{se} \cdot Csi}{C_{s}(C_{se}+Csi)} \left\{2 \phi_{r} - (V_{se} - V_{res}) - \frac{q N d}{2 Csi}\right\} \cdots \langle 6 \rangle$$

ここで、基板効果定数 K は次式 く7〉 で表わさ ns.

$$K = \frac{1}{Cox_1} \cdot \frac{Cox_2 \cdot Cs1}{Cox_1 + Cs1} \qquad \cdots \langle 7 \rangle$$

$$EEL. \quad Cox_1 = \frac{\epsilon_0 \cdot \epsilon s1o_2}{tox_1}$$

$$Cox_2 = \frac{\epsilon_0 \cdot \epsilon s1o_2}{tox_2}$$

的記チャネル形成領域12人はしきい値電圧Vth と実質的に等しいゲート電圧をゲート電観14に印 加したとき(V。 = Vth)にすべて空乏化される辞 膜で形成されるので、単結品珪素膜12のチャネル 形成領域12人の膜厚dはなくなる(d \Rightarrow 0)。した がって、前配基板効果定数 K は前記 < 7 > 式から 次式 < 8 > に巻きなおすことができる。

$$K \approx \frac{Cox_t}{Cox_t}$$
 ... $\langle B \rangle$

この〈8〉式を前記〈6〉式に代入することにより、しきい値電圧∨thは次式〈9〉に示すように近似される。

Vth = 2 f_r(1+K)+V_{ral}-K(V_{ad}-V_{ras}) … < 9 〉 通常、ゲート電極14をn型不純物が導入された 多結晶珪素膜で形成した場合、仕事関数差 V_{ral} は - 0.8 f V 1. フェルミレベル f_r は 0.3 f V]

か船舶性対談で形成した場合、江本関本及 V v v v は U - O . 8 [V]、フェルミレベル v v は O . 3 [V] である。つまり、対向電極(P 型半導体領域10 A) により負電位を印加することにより、n チャネル

また、前記nチャネルMISPETQnのしきい値電圧Vthは、ゲート電極14をp型不純物が導入された多結晶建業膜で形成することにより、前記〈9〉式の右辺第2項の仕事関数差V,,,, が増加するので、より正方向にシフトさせることができる。

また、前記nチャネルMISFETQnのしきい値電圧Vthは、対向電額をP型半導体領域10Aで形成することにより、前記〈9〉式の右辺第3項の仕事関数差Vpssi が増加するので、より正方向にシフトさせることができる。

次に、pチャネルMISFETQpのしきい値 電圧Vthは、前記く6>式の右辺第3項の空乏層 電荷qNdが負になるだけで、実質的に前記nチャネルMISFETQnと阿様に正方向にシフト させることができるので、ここでの説明は省略する。

次に、前記相補型MISFETの具体的な形成 方法について、第3回乃型第9回(各製造工程係 に示す要部所固図)を用いて簡単に説明する。 MISPBTQnは前記(9)式の右辺第3項の $-K(V_{\bullet\bullet}-V_{\bullet\bullet\bullet})$ の寄与が生じるので、しきい値電圧Vthは正方向(Vth>0)にシフトされエンハンスメント型に設定される。

明細書の末尾に掲載した第1表は基板効果定数 Kの一例の実践性を示す。第1表に示すように、 n チャネルMISFBTQnにおいて、単結晶珪 素膜12のチャネル形成領域12Aの薄膜化、絶縁膜 11の 群膜化は基板効果定数 Kの鎖を大きくする。 基板効果定数Kの上昇は、前記 く9 > 式から対向 電極の効果が大きくなることを意味し、しきい値 電圧 V thを正方向にシフトさせることができる。 前記餌2回のポテンシャル図に破壊で示すように、 対向電極に印加される電位(Vac)を負方向にシフ トすることにより、しきい値電圧Vthは正方向に シフトさせることができる。前記第1表に示す爽 選値においては、ゲート絶縁膜13の膜厚は一定で 変化させていないが、ゲート絶数膜13の厚膜化は しきい値電圧Vthを正方向にシフトさせることが できる.

まず、単結晶珪沸からなるn型半導体基板10を 用煮する。

次に、第3回に示すように、nチャネルMIS PRTQnの形成領域において、n型半導体基板 10中にp型不執物10pを導入する。p型不執物10 pは、例えば10¹⁸[atoma/cm²]程度のB⁶を使用し、100~150[KeV]程度のエネルギのイオン打込み法で選入する。

次に、第4図に示すように、前記p型不積物10 pに比べて浅い領域において、n型半導体基板10 中の全面に酸素イオン(O*)11 oを導入する。酸 素イオン11 oは、何えば10³⁹ [atoms/cm³]程度 の濃度を用い、90~110[KeV]程度のエネ ルギのイオン打込み法で導入する。

次に、高温度のアニールを施し、第5回に示すように、『型半導体領域10Aを形成すると共に絶験は11を形成する。前記アニールは、例えば120~1300[℃]の高温度のN。ガス雰囲気中において、約10時間行う。前記『型半導体領域10Aは前記『型不統物10』に引き伸し拡散を施す

ことにより形成される。結縁膜11は、前記酸素イオン11 o と n 型半導体基板10の S i とを結合させた酸化珪素膜で形成される。絶縁膜11は、酸素イオン11 o を n 型半導体基板10中に導入するので、この n 型半導体基板10の内部に約200[n m]の膜厚をもって形成される。この絶縁膜11上には n 型半導体基板10の表面の一部である単結晶珪素膜(SO1 層)12が形成される。この単結晶珪素膜12は約100[n m]の膜厚で形成される。

次に、周知の選択酸化技術を使用し、第6図に 示すように、素子分離領域間となる単結品珪素膜 12を酸化珪素膜に変換し、単結晶珪素膜12の活性 島領域を形成する。

次に、第7回に示すように、前記活性島領域において、単結品珪親勝12の表面上にゲート絶縁膜13を形成する。ゲート絶縁膜13は、例えば約1000[℃]の高温度のドライ酸化法を使用した酸化珪素膜で形成され、約20[nm]の膜厚で形成される。単結品珪素膜12のチャネル形成領域12Aの膜厚は前記ゲート絶縁膜13を形成することにより

減少し約80[nm]になる。

次に、前記単結品珪素膜12のチャネル形成領域12A上にゲート組織膜13を介在させてゲート電極14、絶縁膜(符号は付けない)の夫々を順次積層する。ゲート電極14は例えば低圧CVD法で堆積した多結品珪素膜で形成され、この多結品珪素膜に協立で導入される。この多結品珪素膜は例えば約300[nm]の膜厚で形成される。絶縁膜は、例えば低圧CVD法で堆積された酸化珪素膜で形成され、約200[nm]の膜厚で形成される。ゲート電極14、その上層の絶縁膜の夫々は例えば異方性エッチングでパターンニングされる。

次に、n チャネルM I S F E T Q n の形成領域において、単結晶珪兼膜12にn 型不純物を導入し、n 型半導体領域12 B を形成すると共に、このn 型半導体領域12 B で領域を規定されたチャネル形成領域12 A を形成する。前記n 型不純物は、例えば1 0 ** [atoms/cm*]程度のP*を使用し、4 0 ~60[KeV]程度のエネルギのイオン打込み法で

導入する。

次に、PチャネルMISFETQPの形成領域において、単結晶珪素膜12にP型不純物を導入し、P型半導体領域12Dを形成すると共に、このP型半導体領域12Dで領域を規定されたチャネル形成領域12Aを形成する。前記P型不純物は、例えば10¹³[atoms/cm²]程度のBF,*を使用し、70~90[KeV]程度のエネルギのイオン打込み法で導入する。

次に、第8回に示すように、前記ゲート電極14の側壁にサイドウォールスペーサ15を形成する。このサイドウォールスペーサ15は、例えば低圧CVD法で約300[nm]の膜厚の酸化珪素膜を基板全面に地積し、この堆積した膜厚に相当する分、酸化珪素膜の全面にエッチングを施すことにより形成される。エッチングは異方性エッチング例えばCHF。を使用するドライエッチングを用いる。サイドウォールスペーサ15はゲート長方向において約200[nm]の膜厚で形成される。

次に、前記サイドウォールスペーサ15及び絶象

膜11で周囲を規定された領域内の n 型半導体領域 12 B 上. p 型半導体領域12 D 上の夫々を含む拡板 全面に電極層を堆積する。 電極層は、例えば低圧 C V D 法で堆積した多結品珪素膜で形成され、約 3 O O (n m)の膜厚で形成される。

次に、前記n型半導体領域12B上、p型半導体 領域12D上の夫々の領域において残存を施す。そし 成域12D上の夫々の領域において残存を施す。そし で、前記n型半導体領域12B上の電極層にn型を ・ 放後、 中型半導体領域12D上の電極程度にp型不統物は、 中型半導体領域12D上の電極層にp型不統物は、 中型半導体領域12D上の電極層にp型不統物は、 のはば10¹²~10¹⁴ [atoms/cm²]程度のエネルの がで過入する。p型不成のBF₁ を イオン打込み法で導入する。p型不成のBF₁ を イオン打込みはで導入する。p型不成のBF₁ を イオン打込みはで導入する。p型不成物、p型 は10²⁴~10²⁴ [atoms/cm²]程度のエネルギの は10²⁴ ~10²⁴ [atoms/cm²] 程度の は10²⁴ ~10²⁴ [atoms/cm²] 20²⁴ [at

. . .

行う.

次に、 のチャネルMISPBTQ n の形成領域に示すると共に、 p チャネルMISPETQ n の形成領域において単結品珪素膜12に n 型半導体領域12 C を形成領域において単結品珪素膜12に p 型半導体領域12 C は、電極16に導入された n 型平導体領域12 E は、電極17に 薄入される。 p 型半導体領域12 E は、電極17に 薄入された p 型不純物を単結品珪素膜12の p 型半導体領域12 D 中に拡散することにより形成された p 型不純物を単結品珪素膜12の p 型半導体領域12 D 中に拡散することにより形成される。 前記アニールは、例えば900~1000[で]で10分行う。

次に、前記電極16上、17上の夫々を含む基板全面に層間絶球膜18を形成する。層間絶線膜18は例えばCVD法で堆積したBPSG膜で形成し、このBPSG膜は約500[nm]の膜厚で形成する。BPSG膜はその堆積後に900~1000[℃]の高温度のN。雰囲気中において約10分のリフ

の変動を任滅し、このしきい値電圧の制御性を高 めることができると共に、前記対向電極に印加 I S F E T Q n のしきい値電圧を正方向にシフトすることとができるので、を正方向にシントは重圧をい値電圧をエカーにシント化することができる。また、前記単結品は対 波12のチャネル形成域は12 A 部分に電位を開始を がウェンができるので、が一ト幅方向の電流駆動 止することができるので、ゲート幅方向の電流駆動 他することができる。

また、前記(1)の対向電極を前記 n チャネルMISPETQnのチャネル薄電型と反対導電型の

p型半導体領域10Aで構成する。この構成により、
前記単結晶建粛膜12のチャネル形成領域12Aと前
記対向電極であるp型半導体領域10Aとの間の仕

本関数差によりしきい値電圧を正方向にシフトすることができるので、このしきい値電圧をよりエ

ンハンスメント化することができる。

また、前記(1)、(2)の夫々のnチャネルMI

ローが悠される。

次に、前記層関絶縁膜18、絶縁膜11の失々に接 続孔19を形成する。この後、前記第1回に示すよ うに、前記接続孔19を通して所定の導体に接続す る配線20を形成する。

これら一連の工程を施すことにより、本実筋例のSOI構造を採用する相補型MISFETを増えた半導体集積回路装置は完成する。

SPBTQnのゲート電極14をそのチャネル導電型と反対導電型のp型の多結品珪素膜で構成する。この構成により、前記単結品珪素膜12のチャネル形成領域12Aと前記ゲート電極14との間の仕事関数逆によりしきい値電圧を正方向にシフトすることができるので、このしきい値電圧をよりエンハンスメント化することができる。

また、(4) SOI 構造の n チャネルMISFE
T Q n を有する半導体集積回路装置において、 n 型半導体基板10上の単結晶珪素限12のチャネル形成領域12A をしきい値電圧と同等のゲート電圧印加時にすべて空乏化される薄膜で構成し、前記中 n サャネル湖電型と反対導電型の p 型の多結晶珪素膜12のチャネルが領域をなくすことができるのでにでは、 つのチャネルMISPETQ n のしきい領域をなくすことができるのでにでいる。 の変動を低減し、このしきい領域圧の飼物性を高めることができると共に、前記単結晶珪素膜12の

チャネル形成領域12Aと前記ゲート電極14との間の仕事関数差によりしきい値電圧を正方向にシフトすることができるので、このしきい値電圧をエンハンスメント化することができる。

また、(5)SOI構造のnチャネルMISFE TQnを有する半遮体集積回路装置において、n 型半導体基板10上の単結晶珪素膜12のチャネル形・ 成領域12Aをしきい超電圧と同等のゲート電圧印 加時にすべて空乏化される薄膜で構成し、前記n 型半導体基板10の前記チャネル形成領域12Aに対 向する位置に、前記nチャネルMISFETQn のチャネル導電型と反対導電型の『型半導体領域 10Aを構成する。この構成により、簡配単結品珪 素膜12のチャネル形成領域12Aをすべて空乏化し、 フローティング領域をなくすことができるので、 前記nチャネルMISPETQnのしきい低低圧 の変動を低減し、このしきい値電圧の制御性を高 めることができると共に、前記単結品珪料膜12の チャネル形成領域12Aとそれと対向するが型半導 体領域10Aとの間の仕事関数差によりしきい値電

SOI構造の p チャネル M I S P E T Q p のチャネル M I S P E T Q p のチャネル M I S P E T Q p のチャネル M I S P E T Q p のチャネル M I S P E T Q p のチャネル M I S P E T Q p のチャネル M I S P E T Q p のチャネル M I S P E T Q p のチャネル M I S P E T Q p のチャネル M I S P E T Q p の m 型 半導体 領域 10 B は対向 記 A I S M I

第11回に示す半導体集積回路装置は半導体基板10に変えて絶縁性基板21で構成される。SOI 構造のnチャネルMISPETQn、pチャネル MISPETQpの失々のチャネル形成領域12A 下においては対向電極22が設けられる。この対向 電極22は始縁性基板21中に埋込まれる。対向電極 22は珪素膜、延移金属膜等で形成される。前記絶 縁基板21上のSOI層は再結晶化された単結晶珪 素関12又は多格晶珪素膜12で形成される。

前記第10図、第11図の夫々のように構成される半導体集積回路装置は、前記実施例 (と実質)

圧を正方向にシフトすることができるので、この しきい値電圧をエンハンスメント化することがで ◆ス

また、これら(1)乃至(5)の夫々の効果はpチャネルMISFETQpについても同様である。 (実 施 例 I)

本実施例』は、前記実施例』の半導体集積回路 装置において、対向電極の構造を変えた、本発明 の第2実施例である。

本発明の典施例Iである半導体集積回路装置に 集積化されたSOI構造を採用する相補型MIS FETを第10回及び第11回(要部断面回)で示す。

第10回に示す半導体集後回路装置は p 型半導体基板10で構成される。SOI構造の n チャネルM I S F E T Q n のチャネル形成領域12 A 下においては p 型半導体領域10 A が設けられ、この p 型半導体領域10 A は対向電極として使用される。なお、基本的には p 型半導体基板10を使用するので、p 型半導体領域10 A は設けなくてもよい。

的に同様の効果を変することができる。

(実施例皿)

本実施例皿は、前記実施例!(又は実施例1)の SOI構造のMISFETの駆動能力を高めた、 本発明の第3実施例である。

本発明の実施例回である半導体集積回路装置に 集積化されたSOI標道を採用する相補型MIS PETを第12回及び第13回(要部所面図)に示

第12回に示す半導体集積回路装置は、SOI 構造を採用するnチャネルMISPETQnのチャネル形成領域12Aの護序に比べてn型半導体領域12Cの護序が厚く構成される。つまり、単結品 珪素膜12のチャネル形成領域12Aは前述のように すべて空乏化できる薄膜で形成されるのに対して、 単結晶珪素膜12のソース領域及びドレイン領域は 抵抗値を低減するように厚く構成される。このソ ース領域とではないでは、ソース領域とができるので、nチャネルMISFET Q n の電流駆動能力を高めることができる。ゲート電極14は単結品珪操膜12の n 型半導体領域12C 間の凹部に埋込まれるように構成される。

前記単結晶珪素数12は、例えば予じめソース領域、ドレイン領域の夫々を形成する厚い膜厚で形成し、この後、チャネル形成領域12Aの部分をエッチングにより蔣膜化することにより形成することができる。

同様に、SOI構造を採用するpチャネルMI SPETQpのp型半導体領域12日の膜厚はチャネル形成領域12Aの膜厚に比べて厚く構成される。

このように、SOI構造のMISPETを有する半導体集積回路装置において、前記単結品珪素膜12のMISPETのソース領域、ドレイン領域の夫々(n²型半導体領域12C又はp型半導体領域12B)の膜厚をチャネル形成領域12Aに比べて厚い膜厚で構成する。この構成により、前記MISFETのソース領域、ドレイン領域の夫々の抵抗領を低減することができるので、ソース領域ードレイン領域間電液量を増加し、前記MISPET

ことができる。

以上、本発明者によってなされた発明を前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を 逸説しない範囲において、種々変形し得ることは 勿論である。 の世茂駆動能力を向上することができる。

また、前記第13回に示す半導体集積回路装置は、前記12回に示すSOI構造のnチャネルMISFETQpのp型半導体領域12Cの表面上、pチャネルMISFETQpのp型半導体領域12Eの表面上の夫々に低抵抗暦23を設ける。この低抵抗暦23は、n型半導体領域12C、p型半導体領域12Eの夫々に比べて抵抗値が低い材料、例えばTiSi,,WSi,,MoSi,,CoSi,等の遷移金属珪化物で形成される。また、低抵抗暦23は、TiN等の遷移金属窒化物で形成してもよい。

例えば、本発明は、前記SOI構造を採用するMISFETのゲート電極14を、多結品培素膜上に選移金属建化膜又は選移金属膜を積層した複合膜で形成してもよい。

(発明の効果)

本願において関示される発明のうち、代表的な ものによって得られる効果を簡単に説明すれば、 次のとおりである。

SOI構造を採用するMISFETを有する半 準体集積回路装置において、前記SOI構造を採 用するMISFBTのしきい値配圧の制御性を向 上することができると共に、しきい値配圧をエン ハンスメント型に設定することができる。

また、前記半導体集積回路装置において、前記 SOI構造を採用するMISPETの電流駆動的 カを向上することができる。

以下、余白

【第1表】

t ox,	ď		%板効果定数 K
10[ns]	50(nm)	200 [na]	0.0461
10 (nm)	5 0 (nm)	100 (ns)	0.0857
10[0]	5 O (nm)	50 (nm)	0.1500
10 (18)	50[nm]	25 (nm)	0.2399
10[nm]	100[00]	25 [nm]	0.1714
1 0 [ns]	25 (nm)	25 [ns]	0.3000

4. 図面の簡単な説明

第1回は、本発明の実施例1である半導体集積 回路装置に集積化されたSOI構造を採用する相補型MISFETの要部断面図、

第2回は、前記MISFETのポテンシャル図及び電荷分布図、

第3回乃至第9回は、前記MISPET&各製 適工程毎に示す更部断面図、

第10回及び第11回は、本発明の実施例 I である半導体集積回路装置に集積化されたSOI構造を採用する相補型MISFETの要部断面図、

第12回及び第13回は、本発明の実施例回である半導体集積回路装置に集積化されたSOI標 造を採用する相補型MISFETの要部断面図、


第14回及び第15回は、従来のSOI構造を

採用するMOSFETの要卸断面図である。


図中、10…半導体拡振、10A,10B…半導体領域(対向電極)、11… 絶縁膜、12… 単結品珪素膜、12A…チャネル形成領域、12B~12E…半導体領域、13…ゲート絶縁膜、14…ゲート発極、21…絶縁性基板、22…対向電極、23…低抵抗層、Qn。Qp…MISPETである。

代理人 弁理士 秋田収喜


14(\$1) 13(\$102)12





第 2 図





第1図













第12図



第13図



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.